Цифровий годинник на FPGA з керуванням однією кнопкою Проект | Lampa

Цифровий годинник на FPGA з керуванням однією кнопкою

Проект нашого лаборанта Віталія Білого @vitaliy2034 з дисципліни Схемотехніка на 3-му курсі кафедри КЕОА, ФЕЛ:



Вихідний код на мові Verilog: https://github.com/vitaliy2034/ClockOnFPGA

На початку відео Віталій описує діаграму станів керуючого автомату. З 01:15 відбувається демонстрація роботи годинника. Решта відео присвячена опису Verilog коду та поясненню принципу роботи.