Get Mystery Box with random crypto!

Lampa

Логотип телеграм -каналу kpi_lampa — Lampa L
Логотип телеграм -каналу kpi_lampa — Lampa
Адреса каналу: @kpi_lampa
Категорії: Технології
Мова: Українська
Країна: Україна
Передплатники: 1.27K
Опис з каналу

Відкрита лабораторія електроніки для навчання, освіти і розробок на базі кафедри конструювання електронно-обчислювальної апаратури факультету електроніки КПІ.
Адреса, розклад, обладнання: https://lampa.kpi.ua

Ratings & Reviews

4.50

2 reviews

Reviews can be left only by registered users. All reviews are moderated by admins.

5 stars

1

4 stars

1

3 stars

0

2 stars

0

1 stars

0


Останні повідомлення 9

2021-09-23 09:30:53
532 views06:30
Відкрити / Коментувати
2021-09-23 09:30:07 Шикарна можливість зимового стажування в топовому університеті Саудівської Аравії King Abdullah University of Science and Technology (KAUST)

Інформацію отримали від нашого дописувача Олександра (@George_Ohm), який почав з такого стажування, а зараз навчається в аспірантурі KAUST

Стажування називається Microelectronics Winter Camp. Учасники з усього світу на місяць приїжджають до Саудівської Аравії, де під менторством місцевих керівників наукових груп розробляють мікроелектронні пристрої (інтегральні схеми, 3д-друковані композитні сенсори, пристрої на основі наноструктур). Також кемп наповнений різноманітними активностями, на зразок дайвінгу, покатух на джипах у пустелі, екскурсій та тренінгів у лабораторіях KAUST. Усі витрати покриваються організаторами, на час кемпу виплачується стипендія (близько 1000 долларів США на 4 тижні).

Приклади реалізованих проектів: Олександр з командою свого часу робили сенсори на основі графену, створюючи графеновий шар на гнучкій полімерній плівці за допомогою лазера. Інша команда розробляла систему електромагнітних міток та пристрій для їх зчитування, далі ліпили їх на різні види упаковки, щоб сортувати відходи автоматично. Був також проект зі створення energy harvesting системи - набору антен, які захоплювали енергію з радіохвиль та використовували її для живлення сенсора та його інтегральної обв'язки.

Загалом, можливість дуже крута та ні до чого вас не зобов'язує. KAUST зараз топить за співпрацю з українськими студентами, тому всі, хто подаються з України, автоматично мають перевагу при відборі.

Обмежень за рівнем освіти немає, можна подаватися як студентам бакалаврату, так і магістрам, а також не студентам) Головне - написати хорошого мотиваційного листа та мати хоч щось у CV.

Лінк з деталями та реєстрацією:
https://cemse.kaust.edu.sa/microelectronicscamp?fbclid=IwAR3zga2cT_WNSAfw01DtJfQAwUSZqsrF5_PDF4CrYAF3CoAxeYDF1sEz2p0

Нижче інформаційний флаєр і фото з лаб універу
569 views06:30
Відкрити / Коментувати
2021-09-20 08:23:46 Раді повідомити, що від сьогодні лаба відкривається для відвідувачів після літньої перерви!

Інформацію про розклад роботи і контакти лаборантів можна знайти тут: https://lampa.kpi.ua/

Для відповідей на запитання у нас є телеграм чат: @lampa_chat

Ми зрозміщуємось в Бібліотека КПІ / KPI Library. В лабу пускають не лише КПІшників, а і всіх охочих.

Якщо ви не з КПІ, для проходу через охорону варто взяти з собою документ ідентифікації особи і сказати охоронцю, що ви прямуєте в Лампу.

Якщо ви хочете скористатися 3D принтерами, чи іншим обладнанням, необхідно попередньо зареєструватися: https://lampa.kpi.ua/booking/

Реєстрація потрібна, щоб планувати використання обладнання і не виникало ситуацій, коли прийшло більше людей, ніж є приладів. Календар в яком відмічені бажаючі працювати з певним обладнанням знаходиться тут: https://lampa.kpi.ua/booking-calendar/

Ми надаємо прилади у безкоштовне користування відвідувачам (в приміщенні лаби звісно) і мінімальні консультації. Але основну роботу з приладами виконують відвідувачі відповідно до їх задач. Якщо ви, наприклад, хочете щось надрукувати на 3D принтері, вам необхідно самостійно підготувати керуючу програму для принтера за інcтрукцією: https://lampa.kpi.ua/3dprint/ Перший раз лаборанти покажуть, як користуватися принтером, а далі можна буде займатися самостійно.

В зоні зі столами (зона коворкінгу), можуть займатися всі охочі. Поки що. Але за пару тижнів буде готова система контролю доступу за перепустками і будемо реєструвати людей у яких є проекти (апаратні, програмні, інженерні в широкому сенсі), над якими вони бажають безкоштовно працювати в приміщенні лаби.

Будемо раді бачити всіх зацікавлених. До зустрічі в лабі!
152 viewsedited  05:23
Відкрити / Коментувати
2021-09-18 20:09:28 Сама книга
501 views17:09
Відкрити / Коментувати
2021-09-18 20:08:41 Нещодавно вийшло нове видання книги "Цифрова схемотехніка та архітектура комп'ютера" авторства сімейства Харрісів, з описом архітектури RISC-V і її реалізації на Verilog та VHDL

Вважаємо цю книгу найкращою для початку вивчення цифрового дизайну та цифрової схемотехніки і тому всім рекомендуємо

В книзі доступно і компактно розглядаються всі аспекти побудови обчислювальних систем: системи числення, логічні елементи, будова польового транзистора та логічних вентилів на комплементарних польових транзисторах, енергоспоживання, побудова логічних функцій по таблиці істинності, Булева алгебра, оптимізація логічних схем, основні логічні блоки з яких будуються цифрові системи (мультиплексори, дешифратори, тощо), таймінги логічних схем, глітчі і способи боротьби з ними, синхронні схеми, елементи пам'яті (тригери, статична та динамічна пам'ять, регістри), скінченні автомати (FSM), побудова арифметичних схем (суматори, перемножувачі, компаратори, схеми швидкого зсуву, арифметико-логічні пристрої, операції над дробними числами з фіксованою і плаваючою точкою).

Вивчаються основи Verilog та VHDL і реалізація на цих мовах згаданих вище блоків, побудова тестбенчів. Розглядається будова програмованої логіки (FPGA).

Родзинкою книги є ґрунтовний опис нової і популярної процесорної архітектури RISC-V, що зараз активно розвивається. Описується асемблер та регістри RISC-V, способи адресації та роботи з пам'яттю. Автори пояснюють основи роботи компілятора, ассемблера та лінкера (як високорівневий код на С перетворюється у послідовність ассемблерних інструкцій у двійковому коді). Розглядається поняття карти пам'яті і відображення регістрів периферійних пристроїв в адресний простір процесора. Багато уваги приділяється поясненню концепції переривань. Проводиться порівняння архітектур x86, RISC-V, MIPS та ARM.

В окремому розділі описано, як створити власний RISC-V процесор на Verilog/VHDL (однотактну та конвеєрну реалізації). Пояснюється принцип роботи конвеєра у процесорі, нюанси пов'язані з необхідністю зупинки конвеєра у випадках взаємозалежних інструкцій. Розглядаються ідеї суперскалярності, прогнозування переходів, позачергового виконання інструкцій, багатопоточності.

Є глави по підсистемам пам'яті та вводу-виводу. Розглядаються питання побудови кеш пам'яті та віртуальної пам'яті, у т.ч. багаторівневий кеш. Показано, як підключити периферію до свого процесора на Verilog/VHDL та відобразити регістри периферії в пам'ять процесора. Існує розділ з прикладами написання драйверів периферії. Розглянуті інтерфейси передачі даних (UART/SPI), таймери, робота з АЦП/ЦАП, широтно-імпульсна модуляція, робота з VGA, керування двигунами (на кожну зі згаданих задач наведена окрема програма на С).

Книга дуже різностороння, корисна, доступна і просто прекрасна. Було б круто, якби вона була настільною при вивченні цифрової схемотехніки, комп'ютерної архітектури і цифрового дизайну в університетах України, замінивши вивчення ТТЛ логіки та х86 за матеріалами 30-річної давнини.
419 views17:08
Відкрити / Коментувати
2021-09-16 11:17:30 У наших друзів з Ajax Systems багато trainee вакансій для студентів-конструкторів!

1. Trainee Package Engineer: https://ajax-systems.breezy.hr/p/7b42687f0033

Інженер з упаковки. Після навчання з менторами необхідно буде розробляти упаковку для пристроїв AJAX (штучну, групову, під замовлення і особливо під автоматизоване складання)

2. Trainee Mechanical Engineer: https://ajax-systems.breezy.hr/p/4249c241b323

Задачі після навчання: розробка корпусів для пристроїв AJAX, перевірка семплів після допрацювання, або з метою усунення проблем, знаходження оптимального рішення проблеми (ціна/якість/ступінь поліпшення/складність), конструкторська допомога у вирішенні проблем серійного виробництва та ін.

3. Trainee Assistant Technical Lead: https://ajax-systems.breezy.hr/p/f1df3d03e6a8

В обов'язки буде входити перевірка семплів після допрацювання чи усунення проблем, конструкторська допомога у вирішенні проблем серійного виробництва та взаємодія з технологами, QC і виробництвом загалом.

4. Trainee Special Equipment Mechanical Engineer: https://ajax-systems.breezy.hr/p/f08ae72b63f8

На робочому місці потрібно розробляти спеціалізоване обладнання (оснастки, тестблоки), складати тестове обладнання, прототипи, робити замовлення/пошук комплектуючих.

Заробітна плата ринкова, як для позиції trainee в IT, гнучкий графік роботи, можливість суміщати з навчанням.

По всім питанням пишіть @mashakovalchuk19
422 views08:17
Відкрити / Коментувати
2021-09-05 15:19:06 Зацініть новий протокол NPR для реалізації IPv4 інтернет зв'язку на радіолюбительських частотах

Стаття з описом: https://spectrum.ieee.org/build-a-longdistance-data-network-using-ham-radio

Відео демо:



Сторінка проекту на hackaday з описом протоколу і вихідними кодами софта/pcb: https://hackaday.io/project/164092-npr-new-packet-radio

Передача відбувається на загальнодоступних частотах 420-450 МГц, швидкість з'єднання 70-500 Кбіт/сек, максимальна дальність 300 км, модуляції 2GMSK та 4GMSK, пакетна передача з розподілом у часі

Радіо частина реалізована на трансивері RF4463, основний обчислювач Nucleo STM32 L432KC, доступ до Ethernet через Wiznet W5500. Інтеграція компонентів на материнській платі автора
342 views12:19
Відкрити / Коментувати
2021-08-21 11:05:21 З 1-го липня стартував конкурс FPGA проектів від Intel

Сайт конкурсу з умовами і термінами: https://www.innovatefpga.com/

На конкурс можна подавати проекти, які вирішують задачі прискорення операцій переміщення, збереження і обробки даних, гарантуючи високий ступінь захисту. Тобто постановка проблематики дуже широка.

Для створення прототипів допущеним до конкурсу учасникам буде подарована налагоджувальна плата DE10-Nano (de10-nano.terasic.com), WiFi модуль ESP-WROOM-02 та інтерфейсні плати з сенсорами від Analog Devices (на вибір) для вирішення конкретних задач. Також буде надано доступ до Microsoft Azure IoT.

Реєстрація і подача ідей проектів триває до 30 вересня. Далі протягом 15-ти днів журі обирає, які з поданих проектів допустити до конкурсу (мабуть за критеріями актуальності і можливості команди реалізувати проект). З 16 жовтня обрані команди отримують обладнання поштою і починають працювати над реалізацією проектів.

До 7 лютого 2022 року необхідно створити першу версію прототипу, підготувати статтю з описом розробки та відео з демонстрацією і описом роботи прототипу. Команди, що вийшли в фінал, повинні будуть викласти вихідний код проектів на github.

Регіональні етапи конкурсу відбудуться в березні 2022 року (дистанційно). Світовий етап (фінал) пройде очно в Каліфорнії США 23 квітня 2022 року. Для переможців регіональних етапів організатори конкурсу оплатять поїздку на фінал і проживання.

Переможці регіональних етапів отримують 1500$, 1200$, 800$ та 300$ за перше, друге, третє на четверте місця відповідно. Всього є 4 регіони, в кожному з яких пройдуть регіональні проміжні фінали (етапи) конкурсу. Це Європейський регіон (куди входить Україна), регіони Америки, Азії та Австралії. Переможці регіональних етапів змагаються між собою в фіналі. За перше-третє місця в фіналі дарують 5000$, 3500$ та 2000$. Тобто за абсолютну перемогу в конкурсі команда отримує максимум 6500$ (сумарний приз за регіональний етап та за фінал).

В кожній команді може бути не більше ніж 3 учасника. Учасникам повинно бути 18 і більше років. Один учасник може входити лише в одну команду. Команді студентів потрібен керівник з університету.

Детальніше про умови конкурсу і критерії оцінювання можна почитати тут: https://www.innovatefpga.com/portal/about/rules.html

В 2018 році ми брали участь у цьому конкурсі з проектом апаратного акселератора для криптовалюти IOTA: https://www.facebook.com/lampa.kpi/posts/2301069913485217 Отримали бронзу (3 місце) у регіональному етапі і у якості призів 800$ та налагоджувальні плати DE10-Lite і DE10-Nano. Було цікаво і корисно.

Чому студентам є сенс брати участь в подібних інженерних конкурсах? Це, як мінімум, можливість безкоштовно отримати De10-Nano лише за подачу цікавої ідеї проекту. Далі це можливість отримати практичний досвід розробки і створити проект, який незалежно від результатів конкурсу можна буде показувати на співбесідах. У випадку перемоги на регіональному етапі та у фіналі ви отримуєте вже пряму рекламу і PR від Intel. Вони писатимуть про переможців і їх проекти на своєму сайті і у поштових розсилках. Для переможців регіоальних етапів це можливість поїхати на фінал в Каліфорнію. Ну і звісно грошові призи (які не те, щоб уже великі, але для студентів порядок сум цілком пристойно виглядає).

Успіхів всім, хто буде подаватися! Було б круто, якби якась із команд України перемогла в фіналі
364 views08:05
Відкрити / Коментувати
2021-07-17 09:32:38 Breaking news! Дослідники з Ruhr University Bochum в Германії знайшли можливість зламати криптографічний захист Xilinx FPGA 7-ї серії (повністю) і 6-ї серії (частково)

Відео з конференції:



Посилання на статтю: https://www.usenix.org/conference/usenixsecurity20/presentation/ender

Для всіх чіпів Xilinx 7-ї серії існує можливість розшифрувати зашифрований бітстрім, а також створити власну версію зашифрованого бітстріму. Це може бути змінений оригінальний бітстрім, з доданими троянами, наприклад, або повністю новий бітстрім згенерований з вашого HDL у Vivado.

Для реалізації атаки необхідний доступ до одного з конфігураційних інтерфейсів (JTAG, або SelectMAP) та зашифрований бітстрім (який зберігається в зовнішній мікросхемі флеш пам'яті і може бути зчитаний під час конфігурації FPGA у випадку доступу до пристрою).

Бітстрімом (bistream) називають бінарний конфігураційний файл, який заванатжується в конфігураційну пам'ять FPGA (зазвичай після подачі живлення, після ресету, або за вимогою зовнішнього конфігураційного пристрою) і визначає з'єднання комутаційної матриці всередині FPGA (з'єднання між компонентами), вміст табличок істиності всередині логічних блоків побудованих на основі статичної пам'яті, вміст блоків вбудованої пам'яті, ініціалізаційні значення тригерів та інші конфігураційні параметри. Грубо кажучи це прошивка FPGA.

Бітстрім генерується системами автоматизованого проектування на зразок Xilinx Vivado. Для Xilinx формат бітстріма досліджений шляхом реверс інжинірінгу. Це дозволяє генерити бітстріми з HDL коду за допомогою відкритих (open source) тулчейнів на зразок SymbiFlow (https://symbiflow.github.io/getting-started.html). Формат бітстріму описаний тут: https://symbiflow.readthedocs.io/en/latest/prjxray/docs/index.html

Знаючи формат бітстріму, можна з бітстріму отримати нетліст - файл на низькому рівні певної HDL мови, який показує яким чином з'єднані в проекті примітиви FPGA. Частину бітстріму потім можна використовувати у власних проектах. Можна модифікувати бітстрім для додавання троянів з метою шпигунства. Про інструменти отримання нетліста з бітстріму можна почитати тут: https://www.mdpi.com/2079-9292/7/10/246

Не дивно, що для захисту від крадіжок інтелектуальної власності і для підвищення безпеки розробники мікросхем FPGA реалізували механізм шифрування, коли бітстрім зберігається в зовнішній флеш пам'яті у зашифрованому вигляді і розшифровується уже в FPGA. Там же в FPGA зберігається онократно записаний ключ для розшифровування.

І от тепер цей механізм шифрування для Xilinx нічого не вартий внаслідок помилок в реалізації підсистеми конфігурації і криптографічного захисту FPGA. І нічого з цим не вдієш, окільки помилка на silicon рівні. Можна лише випустити нові мікросхеми з новою реалізацією відповідної підсистеми з відповідними змінами в Vivado. А це довго і дорого.
415 views06:32
Відкрити / Коментувати